

安徽大学 2022-2023 学年第 2 学期
《FPGA 数字系统设计》期末考试试卷 (A 卷)

年级：_____ 专业：_____ 姓名：_____
学号：_____ 座位号：_____

大项	一	二	三	四	总分
得分					
阅卷人					

一、单项选择（在备选答案中选出一个正确答案，并将其号码填在题干后的括号内。每题 2 分，共 20 分）

1. 下列标识符中，（ ）是不合法的标识符。

- A. A. system1
- B. B. _reg
- C. C. \$latch
- D. D. exec\$

2. 下面运算符，优先级最高的是（ ）。

- A. A. <<
- B. B. *
- C. C. -
- D. D. +

3. 在 Verilog 语言中整型数据 `integer` 与（ ）位寄存器数据在实际意义上是相同的。

- A. A. 8
- B. B. 16
- C. C. 32

D. D. 64

4. 关于 Verilog 中操作符描述错误的是 ()。

- A. A. << 的优先级大于 <
- B. B. 条件操作符优先于拼接操作符
- C. C. >>> 逻辑右移, 左边补 0
- D. D. 使用 “==” 比较二值逻辑, 如果出现 X 或者 Z, 则结果为 X

5. 下列关于阻塞和非阻塞赋值说法不正确的是 ()。

- A. A. 阻塞赋值属于顺序执行, 即下一条语句执行前, 当前语句一定会执行完毕。
- B. B. 非阻塞赋值属于并行执行语句, 即下一条语句的执行和当前语句的执行是同时进行的。
- C. C. 赋值操作符是 “=” 的过程是阻塞性过程赋值。
- D. D. 一个过程结构中混合使用阻塞赋值与非阻塞赋值。

6. 时间尺度定义为 ``timescale 10ns/100ps` 下列说法正确的是 ()。

- A. A. 时间精度 10ns
- B. B. 时间单位 100ps
- C. C. 时间精度 100ps
- D. D. 时间精度不确定

7. 下列语句中不属于并行语句的是 ()。

- A. A. 过程语句
- B. B. `case` 语句
- C. C. `assign` 语句
- D. D. 元件例化语句

8. 在 Verilog 语言中, `a = 4'b1011`, 那么 `&a` 的结果是 ()。

- A. A. `4'b1011`
- B. B. `4'b1111`
- C. C. `1'b1`
- D. D. `1'b0`

9. `reg [3:0] A;` 执行 `A = 4'h0F`, 那么最后变量的值是 ()。

- A. A. `4'b0011`

B. B. 4'h0F

C. C. 4'b1111

D. D. 4'b0000

10. 在 Verilog HDL 的逻辑运算中, 设 $A = 8'b11010001$, $B = 8'b00011001$, 则表达式 “A & B” 的结果为 ()。

A. A. 8'b00010001

B. B. 8'b11011001

C. C. 8'b11001000

D. D. 8'b00110111

二、填空题（请在横线上填写答案，每空 2 分，共 30 分）

1. 变量是在程序运行过程中其值可以改变的量,变量分为两种,一种类型为 _____ 型,一般指示硬件电路的物理连接,另一种是 _____ 类,对应的是具有状态保持作用的存储元件。

2. Verilog 的端口具有以下三种类型: input、_____ 和 _____。

3. IEEE 标准的硬件描述语言有 _____ 和 _____ 两种。

4. 下面两段代码中信号 in, q1, q2 和 q3 的初值分别为 0, 1, 2 和 3。那么经过 1 个时钟周期后:

```
// 左侧程序
always @(posedge clk) begin
    q1 = in;
    q2 = q1;
    q3 = q2;
end
```

```
// 右侧程序
always @(posedge clk) begin
    q1 <= in;
    q2 <= q1;
    q3 <= q2;
end
```

左侧程序中 q3 的值变成 _____。 右侧程序中 q3 的值变成 _____。

5. 请写出下列表达式运行结果（请用二进制数表示）。

```
wire [3:0] A = 4'b0101;
wire [3:0] B = 4'b1001;
wire [3:0] C = 4'bx010;
wire signed [3:0] D = 4'b1001;
```

(1) A & B 运行结果为 _____

(2) A && B 运行结果为 _____

(3) B & C 运行结果为 _____

(4) B && C 运行结果为 _____

(5) B >> 2 运行结果为 _____

(6) D >> 2 运行结果为 _____

(7) B >>> 2 运行结果为 _____

三、简答题（请在答题卡填写答案，共 20 分）

1. 简述有限状态机 FSM 分为哪两类？有何区别？有限状态机的状态编码主要有哪三种？

2. 简述 Verilog 电路模型三种抽象级别的特点：结构描述，行为描述，数据流描述。

四、程序设计题（请在答题卡填写答案。共 30 分）


1. 编写四选一数据选择器程序，并进行仿真测试。（10 分）

(1) 通过选择信号，选择不同的输入信号输出到输出端，如下表真值表所示，`sel[1:0]` 为选择信号，`a`, `b`, `c`, `d` 为输入信号，`Mux` 为输出信号。

选择信号		输入				输出
<code>sel[1]</code>	<code>sel[0]</code>	<code>a</code>	<code>b</code>	<code>c</code>	<code>d</code>	<code>Mux</code>
0	0	X	X	X	X	<code>a</code>
0	1	X	X	X	X	<code>b</code>
1	0	X	X	X	X	<code>c</code>
1	1	X	X	X	X	<code>d</code>

```
1 module top_mux(a, b, c, d, sel, Mux);  
2     // （请补充完整）  
3  
4  
5 endmodule
```

(2) 根据时序仿真图，完成仿真文件（Testbench）的编写。




```

1 `timescale 1ns/1ns
2 module tb_top_mux;
3     // (请补充完整)
4
5
6 endmodule

```

2. 根据下图的状态转移关系图，编写状态机程序。其中 A、B、C 是状态，z 是输出，w 是状态转移条件，rst_n 是复位。（10 分）




```

1 module my_fsm(
2     input clk,
3     input rst_n,
4     input w,
5     output reg z
6 );
7     // (请补充完整)
8
9
10 endmodule

```

3. 如下图所示，有一个周期脉冲信号，编写一个程序检测信号的上升沿，给出指示信号 rise，当 a 信号出现下降沿时给出指示信号 down；复位时不工作；rise, down 应为单脉冲信号，在相应边沿出现时输出为高，之后恢复到 0，一直到再一次出现相应的边沿。请将程序补充完整。（10 分）



```

1 module edge_detect(
2     input clk,
3     input rst_n,
4     input a,

```

```
5     output reg rise,
6     output reg down
7 );
8     // (请补充完整)
9
10
11 endmodule
```